10AX115H2F34E2SG FPGA Arria® 10 GX Maşgala 1150000 Öýjük 20nm Tehnologiýa 0.9V 1152-Pin FC-FBGA
Önümiň tehniki aýratynlyklary
| RoB RoHS | Gabat gelýän |
| ECCN (ABŞ) | 3A991 |
| Bölümiň ýagdaýy | Işjeň |
| HTS | 8542.39.00.01 |
| SVHC | Hawa |
| SVHC çäkden geçýär | Hawa |
| Awtoulag | No |
| PPAP | No |
| Maşgala ady | Arria® 10 GX |
| Amal tehnologiýasy | 20nm |
| Ulanyjy I / Os | 504 |
| Hasaba alyjylaryň sany | 1708800 |
| Işleýiş üpjünçiligi naprýa .eniýesi (V) | 0.9 |
| Logika elementleri | 1150000 |
| Köpeltýänleriň sany | 3036 (18x19) |
| Programmanyň ýat görnüşi | SRAM |
| Içerki ýat (Kbit) | 54260 |
| Blok RAM-yň umumy sany | 2713 |
| EMACs | 3 |
| Enjam logika bölümleri | 1150000 |
| DLL / PLL-leriň enjam sany | 32 |
| Geçiriji kanallar | 96 |
| Geçirijiniň tizligi (Gbps) | 17.4 |
| Bagyşlanan DSP | 1518 |
| PCIe | 4 |
| Programmirleme | Hawa |
| Gaýtadan programma goldawy | Hawa |
| Gorag nusgasyny göçüriň | Hawa |
| Ulgamda programma üpjünçiligi | Hawa |
| Tizlik derejesi | 2 |
| -Eke-täk I / O standartlary | LVTTL | LVCMOS |
| Daşarky ýat interfeýsi | DDR3 SDRAM | DDR4 | LPDDR3 | RLDRAM II | RLDRAM III | QDRII + SRAM |
| Iň az iş üpjünçiligi naprýa .eniýesi (V) | 0.87 |
| Iň ýokary iş üpjünçiligi naprýa .eniýesi (V) | 0.93 |
| I / O naprýa .eniýe (V) | 1.2 | 1.25 | 1.35 | 1.5 | 1.8 | 2.5 | 3 |
| Iň pes iş temperaturasy (° C) | 0 |
| Iň ýokary iş temperaturasy (° C) | 100 |
| Üpjün edijiniň temperatura derejesi | Giňeldildi |
| Söwda ady | Arria |
| Gurnamak | Faceerüsti dag |
| Bukjanyň beýikligi | 2.95 |
| Bukjanyň giňligi | 35 |
| Bukjanyň uzynlygy | 35 |
| PCB üýtgedi | 1152 |
| Standart paketiň ady | BGA |
| Üpjün ediji bukjasy | FC-FBGA |
| Hasaplamak | 1152 |
| Gurşun şekili | Top |
FPGA bilen CPLD arasyndaky tapawut we gatnaşyk
1. FPGA kesgitlemesi we aýratynlyklary
FPGALogic Cell Array (LCA) we Configurable Logic Blok (CLB) we Giriş Çykyş (IOB) Blok we Özara baglanyşyk atly täze düşünje kabul edýär.Düzülip bilinýän logika moduly, adatça bir hatara düzülen we tutuş çipi ýaýradýan ulanyjy funksiýasyny durmuşa geçirmek üçin esasy bölümdir.Giriş-çykyş moduly IOB çipdäki logika bilen daşarky paket pininiň arasyndaky interfeýsi tamamlaýar we adatça çip massiwiniň töwereginde ýerleşdirilýär.Içerki simler dürli uzynlykdaky sim segmentlerinden we belli bir funksiýa bilen zynjyr emele getirmek üçin dürli programmirläp bolýan logiki bloklary ýa-da I / O bloklary birleşdirýän käbir programmirläp bolýan birikdiriji wyklýuçatellerden durýar.
FPGA-nyň esasy aýratynlyklary:
- ASIC zynjyryny dizaýn etmek üçin FPGA ulanyp, ulanyjylara önüm öndürmek zerurlygy ýok, laýyk çip alyp bolýar;
- FPGA beýleki doly özleşdirilen ýa-da ýarym ýöriteleşdirilen synag nusgasy hökmünde ulanylyp bilnerASIC zynjyrlary;
- FPGA-da köp triggerler we I / O nokatlar bar;
- FPGA iň gysga dizaýn sikli, ösüşiň iň pes bahasy we ASIC zynjyrynda iň pes töwekgelçilikli enjamlaryň biridir.
- FPGA ýokary tizlikli CHMOS amalyny, az energiýa sarp edýär we CMOS we TTL derejelerine laýyk bolup biler.
2, CPLD kesgitlemesi we aýratynlyklary
CPLDesasan LMC logika gurluşy has çylşyrymly we çylşyrymly I / O birlik birleşme gurluşy bolan programmirläp bolýan özara baglanyşyk matrisa bölüminiň merkeziniň töwereginde programmirläp bolýan Logika Makro Öýjüginden (LMC) durýar, ulanyjy tarapyndan döredilip bilner. belli bir funksiýany ýerine ýetirmek üçin belli bir zynjyr gurluşynyň zerurlyklary.Logika bloklary CPLD-de kesgitlenen uzynlykdaky metal simler bilen biri-birine bagly bolany üçin, dizaýn edilen logiki zynjyryň wagty öňünden aýdyp bolýar we segmentli özara baglanyşyk gurluşynyň wagtyny doly çaklamagyň oňaýsyzlygyndan gaça durýar.1990-njy ýyllarda CPLD diňe bir elektrik öçürmek aýratynlyklary bilen däl, eýsem gyralary skanirlemek we onlaýn programmirlemek ýaly ösen aýratynlyklar bilen has çalt ösdi.
CPLD programmirlemegiň aýratynlyklary aşakdakylar:
- Logiki we ýat çeşmeleri köp (Cypress De1ta 39K200 480 Kb-dan köp RAM);
- Artykmaç marşrut çeşmeleri bilen çeýe wagt modeli;
- Çeňňegiň çykyşyny üýtgetmek üçin çeýe;
- Ulgamda gurnap we gaýtadan programmirläp bolýar;
- I / O birlikleriň köp mukdary;
3. FPGA bilen CPLD arasyndaky tapawutlar we baglanyşyklar
CPLD çylşyrymly programmirläp bolýan logiki enjamyň gysgaldylyşy, FPGA meýdan programmirläp bolýan derwezäniň massiwiniň gysgaldylyşy, ikisiniň funksiýasy esasan birmeňzeş, ýöne ýerine ýetiriş ýörelgesi birneme üýtgeşik, şonuň üçin kämahal ikisiniň arasyndaky tapawudy äsgermezlik edip bileris programmirläp bolýan logiki enjam ýa-da CPLD / FPGA diýilýär.CPLD / FPGas öndürýän birnäçe kompaniýa bar, iň ulusy ALTERA, XILINX we LAT-TICE.CPLD bölüniş kombinator logika funksiýasy gaty güýçli, makro birligi onlarça ýa-da 20-30-dan gowrak kombinator logiki girişini dargap biler.Şeýle-de bolsa, köp FPGA diňe 4 girişiň birleşýän logikasyny dolandyryp bilýär, şonuň üçin CPLD dekodlamak ýaly çylşyrymly kombinasiýa logikasyny taslamak üçin amatly.Şeýle-de bolsa, FPGA-nyň önümçilik prosesi, FPGA çipindäki LUT-laryň we triggerleriň sanynyň gaty köpdigini, köplenç müňlerçe müňlerçe, CPLD adatça diňe 512 logiki birlige ýetip biljekdigini we çipiň bahasy logiki sanlara bölünen bolsa kesgitleýär. birlikler, FPGA-nyň ortaça logiki birligi CPLD-den has pes.Şonuň üçin çylşyrymly wagt logikasyny dizaýn etmek ýaly dizaýnda köp sanly trigger ulanylsa, FPGA-ny ulanmak gowy saýlawdyr.
FPGA we CPLD ikisi hem programmirläp bolýan ASIC enjamlary we köp umumy häsiýetlere eýe bolsa-da, CPLD we FPGA gurluşynyň tapawudy sebäpli olaryň öz aýratynlyklary bar:
- CPLD dürli algoritmleri we kombinator logikany doldurmak üçin has amatly, FPGA yzygiderli logikany doldurmak üçin has amatlydyr.Başga sözler bilen aýdylanda, FPGA flip-flop baý gurluş üçin has amatly, CPLD bolsa flip-flop çäkli we önüm termininiň baý gurluşy üçin has amatlydyr.
- CPLD-iň üznüksiz marşrut gurluşy, wagtyň gijikmeginiň birmeňzeş we öňünden aýdyp boljakdygyny kesgitleýär, FPGA-nyň segmentli marşrutlaşdyryş gurluşy bolsa gijikdirilmeginiň öňünden kesgitlenmeýändigini kesgitleýär.
- FPGA programmirlemekde CPLD-den has çeýeligi bar.
- CPLD kesgitlenen içerki zynjyryň logiki funksiýasyny üýtgetmek bilen programmirlenýär, FPGA bolsa içerki birikmäniň simlerini üýtgetmek arkaly programmirlenýär.
- Fpgas logiki derwezelerde programmirläp bolýar, CPLDS bolsa logika bloklary astynda programmirläp bolýar.
- FPGA CPLD-den has integrirlenen we has çylşyrymly sim gurluşy we logiki ýerine ýetirişi bar.
Umuman aýdanyňda, CPLD-iň energiýa sarp edilişi FPGA-dan has uly we integrasiýa derejesi näçe ýokary bolsa, şonça-da aýdyň bolýar.
