Önüm aýratynlyklary

Resminamalar we metbugat

Daşky gurşaw we eksport klassifikasiýalary

MAX ™ CPLD seriýasy

Altera MAX ™ çylşyrymly programmirläp bolýan logiki enjam (CPLD) seriýasy size iň pes güýç, iň arzan CPLD-ler bilen üpjün edýär.CPLD seriýasyndaky iň täze maşgala MAX V CPLD maşgalasy bazaryň iň gowy bahasyny berýär.Üýtgeşik, üýtgemeýän arhitekturany we pudagyň iň uly dykyzlygy CPLD-lerini özünde jemleýän MAX V enjamlary, bäsdeşlige ukyply CPLD-ler bilen deňeşdirilende pes güýjünde güýçli täze aýratynlyklary üpjün edýär.MAX II CPLD maşgalasy, şol bir binagärlik binagärligine esaslanyp, I / O çeňňek üçin pes güýji we arzan bahany üpjün edýär.MAX II CPLD-ler öýjükli telefon dizaýny ýaly umumy maksatly, pes dykyzlykly logika we göçme programmalary nyşana alýan, üýtgemeýän enjamlar.Nol güýji MAX IIZ CPLD-ler MAX II CPLD maşgalasynda tapylan şol bir üýtgemeýän, derrew artykmaçlyklary hödürleýär we köp funksiýa degişlidir.Öňdebaryjy 0.30 mkm CMOS prosessinde öndürilen EEPROM esasly MAX 3000A CPLD maşgalasy derrew ukyplylygy üpjün edýär we 32-den 512-e çenli makroselliň dykyzlygyny hödürleýär.

MAX® V CPLDs

Altera MAX® V CPLDs, arzan bahaly, pes kuwwatly CPLD-lerde pudagyň iň gowy bahasyny üpjün edýär, bäsdeş CPLD-ler bilen deňeşdirilende umumy güýji 50% -e çenli pes derejede güýçli täze aýratynlyklary hödürleýär.Altera MAX V özboluşly, üýtgemeýän arhitekturany we pudagyň iň uly dykyzlygy CPLD-lerinden biridir.Mundan başga-da, MAX V ozal daşarky, fleş, RAM, yrgyldamalar we faza gulplanan aýlawlar ýaly köp funksiýany birleşdirýär we köp halatlarda bäsdeşlik CPLD-leri bilen deň bahada has köp I / Os we logika berýär. .MAX V ýaşyl gaplama tehnologiýasyny ulanýar, paketleri 20 mm2-den kiçi.MAX V CPLD-ler Quartus II® Software v.10.1 tarapyndan goldanýar, bu has çalt simulýasiýa, tagtanyň has çalt çykarylmagy we wagtyň has çalt ýapylmagyna getirýän öndürijiligi ýokarlandyrmaga mümkinçilik berýär.

CPLD (çylşyrymly programmirläp bolýan logika enjamy) näme?

Maglumat tehnologiýasy, internet we elektron çipler häzirki zaman sanly döwrüň esasyny düzýär.Döwrebap tehnologiýalaryň hemmesi diýen ýaly internetden, öýjükli aragatnaşykdan kompýuterlere we serwerlere çenli elektronikada bar.Elektronika bilen giň meýdanköp şahalar.Bu makala size CPLD (Çylşyrymly Programmable Logic Device) diýlip atlandyrylýan möhüm sanly elektron enjamy öwreder.

Sanly elektronikanyň ewolýusiýasy

Elektronikamüňlerçe elektron enjamlary we bölekleri bar bolan çylşyrymly meýdan.Şeýle-de bolsa, giňişleýin aýdylanda, elektron enjamlary iki esasy kategoriýadyr:analog we sanly.

Elektron tehnologiýasynyň ilkinji döwürlerinde ses, ýagtylyk, naprýa .eniýe we tok ýaly zynjyrlar meňzeşdi.Şeýle-de bolsa, elektronika inersenerleri analog zynjyrlaryň dizaýn etmek üçin gaty çylşyrymlydygyny we gymmatdygyny tiz bildiler.Çalt öndürijilige we çalt öwrümlere bolan isleg sanly elektronikanyň ösmegine sebäp boldy.Häzirki wagtda bar bolan hasaplaýyş enjamlarynyň hemmesi diýen ýaly sanly IC we prosessorlary öz içine alýar.Elektronika dünýäsinde sanly ulgamlar arzan bahasy, pes ses, has gowy bolmagy sebäpli analog elektronikany düýbünden çalyşdysignalyň bitewiligi, ýokary öndürijilik we pes çylşyrymlylyk.

Analog signalda maglumatlaryň çäksiz mukdaryndan tapawutlylykda sanly signal diňe iki logiki derejeden (1s we 0s) durýar.

Sanly elektron enjamlaryň görnüşleri

Irki sanly elektron enjamlary gaty ýönekeýdi we diňe sanlyja logiki derwezeden ybaratdy.Şeýle-de bolsa, wagtyň geçmegi bilen sanly zynjyrlaryň çylşyrymlylygy ýokarlandy, programmirlemek häzirki zaman sanly dolandyryş enjamlarynyň möhüm aýratynlygyna öwrüldi.Programma üpjünçiligini üpjün etmek üçin sanly enjamlaryň iki dürli synpy ýüze çykdy.Birinji synp, gaýtadan programmirläp bolýan programma üpjünçiligi bilen enjamlaşdyrylan dizaýndan ybaratdy.Şeýle enjamlara mysal hökmünde mikrokontrollar we mikroprosessorlar degişlidir.Sanly enjamlaryň ikinji synpynda çeýe logiki zynjyr dizaýnyna ýetmek üçin üýtgedilip bilinýän enjamlar görkezildi.Şeýle enjamlara mysal hökmünde FPGA, SPLD we CPLD degişlidir.

Mikrokontrol çipinde üýtgedilip bilinmeýän kesgitli sanly logika zynjyry bar.Şeýle-de bolsa, programmirleme mikrokontrol çipinde işleýän programma üpjünçiligini / programma üpjünçiligini üýtgetmek arkaly gazanylýar.Munuň tersine, PLD (programmirläp bolýan logiki enjam) özara baglanyşyklaryny HDL (apparat düşündiriş dili) arkaly sazlap bolýan birnäçe logiki öýjüklerden durýar.Şonuň üçin köp logiki zynjyrlary PLD ulanyp amala aşyryp bolýar.Şol sebäpli PLD-leriň öndürijiligi we tizligi, adatça, mikrokontrollardan we mikroprosessorlardan has ýokarydyr.PLD-ler, şeýle hem, dizaýnerlere has uly erkinlik we çeýeligi üpjün edýär.

Sanly gözegçilik we signallary gaýtadan işlemek üçin niýetlenen toplumlaýyn zynjyrlar, adatça prosessordan, logiki zynjyrdan we ýatdan ybaratdyr.Bu modullaryň her biri dürli tehnologiýalary ulanyp amala aşyrylyp bilner.

CPLD bilen tanyşlyk

Öň ara alnyp maslahatlaşylyşy ýaly, FPGA, CPLD we SPLD ýaly birnäçe dürli PLD (programmirläp bolýan logiki enjamlar) bar.Bu enjamlaryň arasyndaky esasy tapawut, zynjyryň çylşyrymlylygy we bar bolan logiki öýjükleriň sanyndadyr.SPLD adatça birnäçe ýüz derwezeden, CPLD bolsa birnäçe müň logiki derwezeden ybarat.

Çylşyrymlylyk nukdaýnazaryndan, CPLD (çylşyrymly programmirläp bolýan logiki enjam) SPLD (ýönekeý programmirläp bolýan logiki enjam) bilen FPGA arasynda ýerleşýär we şeýlelik bilen bu enjamlaryň ikisindenem aýratynlyklary miras alýar.CPLD-ler SPLD-lerden has çylşyrymly, ýöne FPGA-lardan has çylşyrymly.

Iň köp ulanylýan SPLD-lerde PAL (programmirläp bolýan massiw logikasy), PLA (programmirläp bolýan logiki massiw) we GAL (umumy massiw logikasy) bar.PLA bir we tekizlikden we bir OR tekizliginden durýar.Apparat düşündiriş programmasy bu uçarlaryň özara baglanyşygyny kesgitleýär.

PAL PLA bilen gaty meňzeýär, ýöne iki (we uçar) ýerine diňe bir programmirläp bolýan tekizlik bar.Bir tekizligi düzeltmek bilen enjamyň çylşyrymlylygy azalýar.Şeýle-de bolsa, bu artykmaçlyk çeýeligiň bahasy bilen gazanylýar.

CPLD arhitekturasy

CPLD PAL-yň ewolýusiýasy hökmünde kabul edilip bilner we makroselller diýlip atlandyrylýan birnäçe PAL gurluşdan durýar.CPLD paketinde, her makrosell üçin ähli giriş nokatlary elýeterlidir, her bir makroselliň aýratyn çykyş nokady bar.

Blok diagrammasyndan, CPLD-iň birnäçe makroselllerden ýa-da funksiýa bloklaryndan ybaratdygyny görüp bileris.Makroselller programmirläp bolýan özara baglanyşyk arkaly birleşdirilýär, oňa GIM (global özara baglanyşyk matrisasy) hem diýilýär.GIM-i üýtgedip, dürli logiki zynjyrlary amala aşyryp bolýar.CPLD-ler sanly I / Os ulanyp, daşarky dünýä bilen täsirleşýärler.

CPLD bilen FPGA arasyndaky tapawut

Soňky ýyllarda FPGA-lar programmirläp bolýan sanly ulgamlaryň dizaýnynda gaty meşhur boldy.CPLD bilen FPGA arasynda köp meňzeşlik we tapawut bar.Meňzeşlikler barada aýdylanda bolsa, ikisi hem logiki derwezäniň massiwlerinden düzülen programmirläp boljak logiki enjamlar.Iki enjam hem Verilog HDL ýa-da VHDL ýaly HDL ulanyp programmirlendi.

CPLD bilen FPGA arasyndaky ilkinji tapawut derwezeleriň sanyndadyr.CPLD-de birnäçe müň logiki derweze bar, FPGA-da derwezeleriň sany millionlara ýetip biler.Şonuň üçin çylşyrymly zynjyrlary we ulgamlary FPGA ulanyp amala aşyryp bolýar.Bu çylşyrymlylygyň erbet tarapy has ýokary çykdajy.Şonuň üçin CPLD-ler has çylşyrymly programmalar üçin has amatlydyr.

Bu iki enjamyň arasyndaky başga bir möhüm tapawut, CPLD-lerde içerki üýtgemeýän EEPROM (elektrik bilen öçürip bolýan programma üpjünçiligi tötänleýin giriş ýady) bar, FPGA-larda bolsa üýtgäp durýan ýat bar.Şol sebäpli, bir CPLD öçürilen ýagdaýynda-da mazmunyny saklap bilýär, FPGA bolsa mazmunyny saklap bilmeýär.Mundan başga-da, içerki üýtgemeýän ýat sebäpli, bir CPLD güýçlenenden soň derrew işe başlap biler.Beýleki tarapdan, FPGA-laryň köpüsi başlangyç üçin daşarky üýtgemeýän ýadyň birneme akymyny talap edýär.

Öndürijilik nukdaýnazaryndan, ulanyjynyň adaty programmirlemegi bilen ýokary çylşyrymly arhitektura sebäpli FPGA-larda öňünden duýduryş berilmeýän gijikdirme bar.CPLD-lerde has ýönekeý arhitektura sebäpli gysgyçdan gijikdirmek ep-esli kiçidir.Signaly gaýtadan işlemegiň gijikdirilmegi, howpsuzlyk üçin möhüm we oturdylan real wagt programmalarynyň dizaýnynda möhüm ähmiýete eýe.

Has ýokary iş ýygylyklary we has çylşyrymly logiki amallar sebäpli käbir FPGA-lar CPLD-den has köp güýç sarp edip biler.Şeýlelik bilen, ýylylyk dolandyryşy FPGA esasly ulgamlarda möhüm ähmiýete eýe.Şol sebäpli FPGA esasly ulgamlar köplenç ýylylyk enjamlaryny we sowadyjy janköýerleri ulanýarlar we has uly, has çylşyrymly elektrik üpjünçiligi we paýlaýyş torlaryna mätäç.

Maglumat howpsuzlygy nukdaýnazaryndan, ýadyň çipiň içinde gurlanlygy sebäpli, CPLD-ler has ygtybarlydyr.Munuň tersine, FPGA-laryň köpüsi maglumat howpsuzlygy howpy bolup biljek daşarky üýtgemeýän ýady talap edýär.Maglumatlary şifrlemek algoritmleri FPGA-larda bolsa-da, CPLD-ler FPGA-lar bilen deňeşdirilende has ygtybarlydyr.

CPLD programmalary

CPLD-ler öz ulanylyşyny pes we orta çylşyrymly sanly gözegçilik we signal işleýiş zynjyrlarynda tapýarlar.Käbir möhüm programmalar:

1. CPLD-ler FPGA we beýleki programmirläp bolýan ulgamlar üçin ýükleýji hökmünde ulanylyp bilner.
2. CPLD-ler köplenç sanly ulgamlarda adres dekoderleri we adaty döwlet maşynlary hökmünde ulanylýar.
3. Ujypsyz göwrümi we az sarp edişi sebäpli, CPLD-ler göçme görnüşde ulanmak üçin amatly weeldesanly enjamlar.
4. CPLD-ler howpsuzlygy kritiki gözegçilik programmalarynda hem ulanylýar.