(Täze we asyl) 3S200A-4FTG256C IC Çip XC3S200A-4FTG256C

Önüm aýratynlyklary

 Meýdanyň programmirläp boljak derwezesi

 A.meýdan programmirläp boljak derwezäniň massiwi(FPGA) anintegral zynjyröndürilenden soň müşderi ýa-da dizaýner tarapyndan düzülip bilner - şonuň üçin adalgameýdan programmirläp bolýar.FPGA konfigurasiýasy, adatça, a ulanylýarapparat düşündiriş dili(HDL), ulanylyşy ýalyamaly aýratyn integral zynjyr(ASIC).Zynjyryň diagrammalaryöň konfigurasiýany kesgitlemek üçin ulanylýardy, ýöne gelmegi sebäpli bu seýrek bolýarelektron dizaýny awtomatlaşdyrmakgurallary.

FPGA-larda bir topar massiw barprogrammirläp bolýar logiki bloklar, we bloklary bilelikde simli geçirmäge mümkinçilik berýän üýtgedip bolýan özara baglanyşyklaryň iýerarhiýasy.Çylşyrymly ýerine ýetirmek üçin logiki bloklar düzülip bilnerkombinasiýa funksiýalaryýa-da ýönekeý hereket ediňlogika derwezeleriýalyWEweXOR.FPGA-laryň köpüsinde logiki bloklar hem barýat elementleriýönekeý bolup bilerflip-floplarýa-da has doly ýat bloklary.^[1]Köp FPGA-lary başgaça durmuşa geçirmek üçin gaýtadan programmirläp bolýarlogika funksiýalaryçeýe bolmagyna mümkinçilik berýärüýtgedip boljak hasaplamaýerine ýetirilişi ýalykompýuter programma üpjünçiligi.

FPGA-laryň ajaýyp roly baroturdylan ulgamenjamlar bilen bir wagtda ulgam programma üpjünçiligini işläp başlamak, ösüşiň has irki döwründe ulgamyň öndürijilik simulýasiýalaryny açmak we ulgam arhitekturasyny gutarmazdan ozal dürli ulgam synaglaryna we dizaýn gaýtalamalaryna mümkinçilikleri sebäpli ösüş.^[2]

Taryh [redaktirläň]

FPGA senagaty ösdiprogrammirläp bolýan diňe okalýan ýat(PROM) weprogrammirläp bolýan logiki enjamlar(PLD).PROM we PLD-leriň ikisinde-de zawodda ýa-da meýdanda (meýdan programmirläp bolýan) toparlara bölmek mümkinçiligi bardy.^[3]

Altera1983-nji ýylda esaslandyryldy we 1984-nji ýylda pudagyň ilkinji programmirläp boljak logiki enjamy - EP300-e gowşuryldy, bu bukjada kwars penjiresini ulanyjylara öçürmek üçin ultramelewşe çyrany ýakmaga mümkinçilik berdi.EPROMenjam konfigurasiýasyny saklaýan öýjükler.^[4]

Ksilinxilkinji täjirçilik taýdan amatly programma düzüldiderwezäniň hatary1985-nji ýylda^[3]- XC2064.^[5]XC2064 programmirläp bolýan derwezeler we derwezeleriň arasynda programmirläp bolýan özara baglanyşyklar, täze tehnologiýanyň we bazaryň başlangyjy bardy.^[6]XC2064-de iki sany üç girişli 64 sany sazlap boljak logiki blok (CLB) bardygözleg tablisalary(LUTs).^[7]

1987-nji ýyldaDeňiz üstü söweş merkeziStiw Kasselman tarapyndan 600 000 gaýtadan işlenip bilinýän derwezäni durmuşa geçirjek kompýuter döretmek üçin teklip edilen eksperimenti maliýeleşdirdi.Kasselman üstünlik gazandy we ulgam bilen baglanyşykly patent 1992-nji ýylda berildi.^[3]

Altera we Xilinx hiç hili päsgelçiliksiz dowam etdiler we 1985-nji ýyldan 1990-njy ýyllaryň ortalaryna çenli bäsdeşler köpelip, bazardaky paýynyň ep-esli bölegini ýitirip başladylar.1993-nji ýyla çenli Actel (häzirkiMikrosemi) bazaryň 18 göterimine hyzmat edýärdi.^[6]

1990-njy ýyllar, FPGA-lar üçin çalt ösýän döwürdi, hem zynjyryň çylşyrymlylygy, hem-de önümçiligiň mukdary.1990-njy ýyllaryň başynda FPGA-lar esasan ulanylýartelekommunikasiýawearabaglanyşyk.Onýyllygyň ahyrynda FPGA-lar sarp ediji, awtoulag we önümçilik goşundylaryna girdiler.^[8]

2013-nji ýyla çenli Altera (31 göterim), Actel (10 göterim) we Xilinx (36 göterim) bilelikde FPGA bazarynyň takmynan 77 göterimini emele getirdi.^[9]

Microsoft ýaly kompaniýalar ýokary öndürijilikli, hasaplaýyş intensiw ulgamlaryny çaltlandyrmak üçin FPGA-lary ulanyp başladylarmaglumat merkezleriişleýärBing gözleg motory) sebäpliwatt üçin öndürijilikFPGA-laryň gowşurmagy.^[10]Microsoft FPGA ulanyp başladyçaltlaşdyrmakBing 2014-nji ýylda we 2018-nji ýylda FPGA-lary beýleki maglumat merkeziniň iş ýükleri boýunça ýerleşdirip başladyAzure bulut hasaplamasyplatforma.^[11]

Aşakdaky möhletler FPGA dizaýnynyň dürli taraplarynda ösüşi görkezýär:

Geýts

• 1987: 9,000 derweze, Xilinx^[6]
• 1992: 600,000, Deňiz üstü söweş bölümi^[3]
• 2000-nji ýyllaryň başy: millionlar^[8]
• 2013: 50 million, Xilinx^[12]

Bazaryň ululygy

• 1985: Ilkinji täjirçilik FPGA: Xilinx XC2064^[5][6]
• 1987: 14 million dollar^[6]
• c.1993:> 385 million dollar^{[6][barlamak şowsuz]}
• 2005: 1,9 milliard dollar^[13]
• 2010-njy ýyl boýunça çaklamalar: 2,75 milliard dollar^[13]
• 2013: 5,4 milliard dollar^[14]
• 2020-nji ýyl üçin çaklama: 9,8 milliard dollar^[14]

Dizaýn başlaýar

A.dizaýn başlangyjyFPGA-da durmuşa geçirmek üçin täze adaty dizaýn.

• 2005: 80,000^[15]
• 2008: 90,000^[16]

Dizaýn [redaktirläň]

Häzirki zaman FPGA-larynyň uly çeşmeleri barlogika derwezeleriwe çylşyrymly sanly hasaplamalary amala aşyrmak üçin RAM bloklary.FPGA dizaýnlarynda gaty çalt I / O nyrhlary we iki taraplaýyn maglumatlar ulanylýarawtobuslar, gurnalan wagtyň içinde dogry maglumatlaryň dogry wagtyny barlamak we saklamak kyn bolýar.

Gat meýilnamasybu wagt çäklendirmelerini kanagatlandyrmak üçin FPGA-larda çeşme paýlamaga mümkinçilik berýär.FPGA-lar islendik logiki funksiýany ýerine ýetirmek üçin ulanylyp bilnerASICýerine ýetirip biler.Ippingük daşandan soň işlemegi täzelemek ukyby,bölekleýin gaýtadan konfigurasiýadizaýnynyň bir bölegi^[17]we ASIC dizaýnyna garanyňda pes gaýtalanmaýan in engineeringenerçilik çykdajylary (umumy bahanyň bahasyna garamazdan) köp programmalar üçin artykmaçlyklary hödürleýär.^[1]

Käbir FPGA-lar sanly funksiýalara goşmaça analog aýratynlyklara eýe.Iň ýaýran analog aýratynlyk programmirläp bolýaröldürilen derejesiher çykyş çeňňeginde, inereneriň ýeňil ýüklenen gysgyçlarda pes nyrhlary kesgitlemegine mümkinçilik berýärjaňýa-dajübütkabul ederliksiz, we gaty haýal işleýän ýokary tizlikli kanallarda agyr ýüklenen pinlere has ýokary nyrhlary kesgitlemek.^[18][19]Şeýle hem kwars-kristal yrgyldamalar, çipdäki garşylyk-sygymly yrgyldamalar wefaza gulplanan aýlawlaroturdylannaprýa .eniýe bilen dolandyrylýan yrgyldamalarsagat öndürmek we dolandyrmak, şeýle hem ýokary tizlikli serializer-deserializer (SERDES) üçin sagatlary we kabul edijiniň sagadyny dikeltmek üçin ulanylýar.Adaty bir zat diferensialdeňeşdirijilerbirikdirilmegi üçin niýetlenen giriş nokatlaryndadiferensial signalizasiýakanallary.Birnäçe “garyşyk signalFPGAs ”periferiýa birleşdirdianalogdan sanly öwrüjiler(ADC) wesanly-analog öwrüjiler(DACs), a ýaly işlemäge mümkinçilik berýän analog signalizasiýa bloklary bilenulgam-çip(SoC).^[20]Şeýle enjamlar içerki programmirläp bolýan özara baglanyşyk matasynda sanly we nollary göterýän FPGA-nyň arasyndaky setiri bulaşdyrýar wemeýdan programmirläp bolýan analog massiwIçerki programmirläp bolýan özara baglanyşyk matasynda analog bahalary göterýän (FPAA).

Logika bloklary [redaktirläň]

Esasy makala:Logika blok

Logika öýjüginiň ýönekeý mysal şekili (LUT -Gözleg tablisasy, FA -Doly mahabatçy, DFF -D görnüşli flip-flop)

Iň ýaýran FPGA arhitekturasy bir hatardan ybaratlogiki bloklar(satyja baglylykda düzülip bilinýän logiki bloklar, CLB ýa-da logiki massiw bloklary, LABs diýilýär),I / O ýassyklarwe marşrut kanallary.^[1]Adatça, ähli marşrut kanallarynyň giňligi birmeňzeş (simleriň sany).Birnäçe I / O pad, bir hataryň beýikligine ýa-da massiwdäki bir sütüniň inine laýyk bolup biler.

“Programma zynjyry ýeterlik serişdeleri bolan FPGA-da düzülmelidir.Talap edilýän CLBs / LABs we I / Os sany dizaýndan aňsatlyk bilen kesgitlenýän hem bolsa, zerur marşrut ýollarynyň sany, şol bir mukdarda logika eýe bolan dizaýnlaryň arasynda hem üýtgäp biler.(Mysal üçin, açyzykly wyklýuçatela-dan has köp marşrutlaşdyrmagy talap edýärsistolik massiwşol bir derwezäni sanamak bilen.Ulanylmaýan marşrut ýollary hiç hili peýdasyz bölekiň bahasyny ýokarlandyrýar (we öndürijiligini peseldýär), FPGA öndürijileri dizaýnlaryň köpüsine laýyk boljak dizaýnlary ýeterlik derejede üpjün etmäge synanyşýarlar.gözleg tablisalary(LUTs) we I / Os bolup bilerugrukdyryldy.Bu alnan çaklamalar bilen kesgitlenýärKärende düzgüniýa-da bar bolan dizaýnlar bilen geçirilen synaglar arkaly. ”^[21]2018-nji ýyla çenlitor-çipmarşrutlaşdyrmak we özara baglanyşyk üçin arhitektura işlenip düzülýär.^{[sitata gerek]}

Umuman aýdanyňda, logiki blok birnäçe logiki öýjüklerden durýar (ALM, LE, dilim we ş.m.).Adaty öýjük 4 girişli LUT, adoly mahabatçy(FA) we aD görnüşli flip-flop.Bular iki sany 3 girişli LUT-a bölünip biler.Inadaty tertipbular birinjiden 4 girişli LUT-a birleşdirilýärmultiplexer(mux).Inarifmetiktertibi, olaryň netijeleri mahabatçy bilen iýmitlenýär.Re modeimi saýlamak ikinji muxda programmirlendi.Çykyş hem bolup bilersinhronýa-daasynkron, üçünji mux programmirlemegine baglylykda.Iş ýüzünde, mahabatçynyň tutuş ýa-da böleklerifunksiýalary hökmünde saklanýartygşytlamak üçin LUT-lara girýärboşluk.^[22][23][24]

Gaty bloklar [redaktirläň]

Häzirki zaman FPGA maşgalalary, kremniýde kesgitlenen has ýokary derejeli işlemegi goşmak üçin ýokardaky mümkinçiliklere görä giňelýär.Zynjyryň içine ornaşdyrylan bu umumy funksiýalaryň bolmagy zerur meýdany azaldar we logiki başlangyçlardan gurmak bilen deňeşdirilende bu funksiýalary tizligi ýokarlandyrýar.Muňa mysal bolup bilerköpeldiji, umumyDSP bloklary,oturdylan prosessorlar, ýokary tizlikli I / O logika we oturdylanýatlamalar.

Endokary derejeli FPGA-larda ýokary tizlik bolup bilerköp gigabitli geçirijilerwegaty IP ýadrosyýalyprosessor ýadroslary,Ethernet orta giriş dolandyryş bölümleri,PCI/PCI Expressdolandyryjylar we daşarky ýat dolandyryjylary.Bu ýadrolar programmirläp bolýan mata bilen birlikde bar, ýöne olar gurlupdyrtranzistorlarLUT-laryň ýerine ASIC derejesi baröndürijiligiweenergiýa sarp etmekep-esli mata serişdelerini sarp etmän, matanyň köpüsini amaly logika üçin mugt goýup bilersiňiz.Köp gigabitli geçirijiler ýokary tizlikli serializatorlar we deserializatorlar bilen birlikde ýokary öndürijilikli analog giriş we çykyş zynjyryny öz içine alýar, LUT-lardan gurup bolmaýan komponentler.Okary derejeli fiziki gatlak (PHY) ýaly funksiýasetir kodlamakFPGA baglylykda serializatorlar we deserializatorlar bilen bilelikde gaty logikada durmuşa geçirilip bilner.