Täze özboluşly XC18V04VQG44C Spot aksiýasy FPGA meýdan programmirläp boljak derwezäniň arraý logikasy IC çip integral zynjyrlar
Önüm aýratynlyklary
TYPE | Düşündiriş |
Kategoriýa | Toplumlaýyn zynjyrlar (IC) |
Mfr | AMD Xilinx |
Seriýa | - |
Bukja | Gatnaşyk |
Önümiň ýagdaýy | Könelişen |
Programmirläp boljak görnüş | Ulgam programmirläp bolýar |
Oryadyň ululygy | 4Mb |
Naprýa .eniýe - üpjünçilik | 3V ~ 3.6V |
Işleýiş temperaturasy | 0 ° C ~ 70 ° C. |
Gurnama görnüşi | Faceerüsti dag |
Bukja / gap | 44-TQFP |
Üpjün ediji enjam bukjasy | 44-VQFP (10 × 10) |
Esasy önümiň belgisi | XC18V04 |
Resminamalar we metbugat
Resurs görnüşi | LINK |
Maglumatlar sahypalary | XC18V00 seriýasy |
Daşky gurşaw barada maglumat | Xiliinx RoHS şahadatnamasy |
PCN könelişenligi / EOL | Birnäçe enjam 01 / Iýun / 2015 |
PCN bölek ýagdaýynyň üýtgemegi | Bölekler 25 / Apr / 2016 gaýtadan işledildi |
HTML maglumat tablisasy | XC18V00 seriýasy |
Daşky gurşaw we eksport klassifikasiýalary
ATTRIBUTE | Düşündiriş |
RoHS ýagdaýy | ROHS3 laýyk |
Çyglylyga duýgurlyk derejesi (MSL) | 3 (168 sagat) |
REagdaý | Täsir etmäň |
ECCN | 3A991B1B1 |
HTSUS | 8542.32.0071 |
Goşmaça çeşmeler
ATTRIBUTE | Düşündiriş |
Standart paket | 160 |
Xilinx ýady - FPGA-lar üçin konfigurasiýa teklipleri
Xilinx, ulgamda programmirläp bolýan konfigurasiýa PROM-larynyň XC18V00 seriýasyny hödürleýär (1-nji surat).Bu 3.3V maşgaladaky enjamlara 4 megabit, 2 megabit, 1 megabit we 512 kilobit PROM girýär, bu bolsa Xilinx FPGA konfigurasiýa bitstreamlerini gaýtadan programmirlemek we saklamak üçin aňsat, tygşytly usuly üpjün edýär.
FPGA Master Serial re modeiminde bolanda, PROM-y herekete getirýän konfigurasiýa sagady döredýär.CE we OE işledilenden gysga wagt soň, FPGA DIN pinine birikdirilen PROM DATA (D0) pininde maglumatlar bar.Täze maglumatlar her ýokarlanýan sagadyň gyrasyndan gysga wagtyň içinde elýeterlidir.FPGA konfigurasiýany tamamlamak üçin degişli mukdarda sagat impulslaryny döredýär.FPGA gullaryň seriýa re modeiminde bolanda, PROM we FPGA daşarky sagat bilen sagatlanýar.
FPGA Master Select MAP re modeiminde bolanda, FPGA PROM-y herekete getirýän konfigurasiýa sagadyny döredýär.FPGA gul paralel ýa-da gul saýlamak MAP re modeiminde bolanda, daşarky yrgyldadyjy PROM we FPGA hereketlendiriji konfigurasiýa sagadyny döredýär.CE we OE açyk bolansoň, PROM-yň DATA (D0-D7) nokatlarynda maglumatlar bar.Täze maglumatlar her ýokarlanýan sagadyň gyrasyndan gysga wagtyň içinde elýeterlidir.Maglumatlar CCLK-iň aşakdaky ýokarlanýan gyrasynda FPGA-da saklanýar.Erkin işleýän yrgyldadyjy, Gul paralel ýa-da gul saýlamak MAP reesimlerinde ulanylyp bilner.
Aşakdaky enjamyň CE girişini herekete getirmek üçin baş direktoryň çykyşyny ulanyp, birnäçe enjam kaskadly bolup biler.Bu zynjyrdaky ähli PROM-laryň sagat girişleri we DATA netijeleri biri-birine baglydyr.Deviceshli enjamlar gabat gelýär we maşgalanyň beýleki agzalary ýa-da XC17V00 bir gezeklik programmirläp bolýan serial PROM maşgalasy bilen kaskad edilip bilner.