Logika we Flip Flops-SN74LVC74APWR

Flip-FlopweLatchIki sany durnukly ýagdaýy bolan umumy sanly elektron enjamlar bolup, maglumatlary saklamak üçin ulanyp bolýar, bir flip-flop ýa-da berkitme 1 bit maglumat saklap bilýär.

“Flip-Flop” (gysgaldylan “FF”), bistable derwezesi hökmünde hem tanalýan, “bistable flip-flop” diýlip hem bilinýän, iki ştatda hereket edip bilýän sanly logika zynjyrydyr.Flip-floplar, trigger hökmünde hem tanalýan giriş impulsyny alýança öz ýagdaýynda galýarlar.Giriş impulsy kabul edilende, flip-flop çykyşy düzgünlere görä üýtgeýär we başga bir trigger alynýança şol ýagdaýda bolýar.

Impuls derejesine duýgur lýuks, sagat impulsynyň derejesinde ýagdaýy üýtgedýär, latch derejeli hereketlendiriji ammardyr we maglumatlary saklamagyň hereketi giriş signalynyň derejesine baglydyr, diňe latçanyň içinde ýagdaýy işletmek, maglumatlar giriş bilen üýtgeýär.Latch flip-flopdan tapawutlanýar, ol maglumatlary berkitmeýär, çykyşdaky signal buferden geçýän signal ýaly giriş signaly bilen üýtgeýär;berkitme signaly berkitme hökmünde hereket edensoň, maglumatlar gulplanýar we giriş signaly işlemeýär.Latch, şeýle hem, aç-açan latch diýilýär, bu çykarylmasa girişiň açykdygyny aňladýar.

Panel bilen flip-flopyň arasyndaky tapawut
Latch we flip-flop, dürli wagtlaýyn logiki zynjyrlary düzmek üçin esasy enjamlardan biri bolan ýat funksiýasy bolan ikilik saklaýyş enjamlarydyr.Tapawut: latch ähli giriş signallary bilen baglanyşykly, giriş signaly üýtgese, sagat terminaly ýok;flip-flop sagat bilen dolandyrylýar, diňe häzirki giriş nusgasyny almak, çykyş çykarmak üçin sagat işledilende.Elbetde, latch we flip-flop ikisiniň hem wagt logikasy bolandygy sebäpli, çykyş diňe häzirki giriş bilen däl, eýsem öňki çykyş bilen hem baglanyşyklydyr.

1. latch sinhron gözegçilik däl-de, dereje bilen ýüze çykýar.DFF sagadyň gyrasy we sinhron dolandyryş bilen ýüze çykýar.

2 、 berkitme giriş derejesine duýgur we simleriň gijä galmagyna täsir edýär, şonuň üçin çykyşyň gabyk öndürmezligini üpjün etmek kyn;DFF gabyk öndürmek ähtimallygy az.

3, Latch we DFF gurmak üçin derwezäniň zynjyrlaryny ulanýan bolsaňyz, latch DFF-den has az derwezäni sarp edýär, bu DFF-den has amatly ýerdir.Şonuň üçin ASIC-de latch ulanmagyň integrasiýasy DFF-den has ýokary, ýöne FPGA-da tersine, FPGA-da standart berkitme bölümi ýok, ýöne DFF bölümi bar we LATCH-yň durmuşa geçirilmegi üçin birden köp LE gerek.latch, işledilen derejä deňdir we işjeňleşdirilenden soň (işledilen derejedäki) sim bilen deňdir, çykyş bilen üýtgeýär, çykyş bilen üýtgeýär.Işlemeýän ýagdaýynda, görüp bolýan we flip-flop tapawudyny görüp boljak asyl signaly saklamak, aslynda köp gezek latf ff-iň ornuny tutmaýar.

4, latch gaty çylşyrymly statiki wagt derňewine öwrüler.

5, häzirki wagtda latch diňe inteliň P4 CPU ýaly ýokary derejeli zynjyrda ulanylýar.FPGA-da berkitme bölümi bar, hasaba alyş bölümi berkitme birligi hökmünde düzülip bilner, xilinx v2p gollanmasynda registr / berkitme bölümi hökmünde düzüler, goşundy ksilinx ýarym dilim gurluşynyň diagrammasydyr.FPGA-laryň beýleki modelleri we öndürijileri barlamaga gitmediler.- Şahsy pikirimçe, xilinx altera bilen gönüden-göni gabat gelmegi başarýar, has köp kynçylyk çekip biler, birnäçe LE-de etmeli, ýöne her dilim ksilinx enjamy beýle düzülip bilinmez, alteranyň ýeke-täk DDR interfeýsinde ýörite berkitme bölümi bar, adatça diňe berkitme dizaýnynda ýokary tizlikli zynjyr ulanylar.“Altera's LE” hiç hili berkitme gurluşy däl, we sp3 we sp2e barlaň, beýlekisi barlamazlyk üçin gollanmada bu konfigurasiýanyň goldaýandygy aýdylýar.Altera hakda wangdian aňlatmasy dogry, alteranyň ff-i berkitmek üçin düzüp bolmaýar, latçany amala aşyrmak üçin gözleg tablisasyny ulanýar.

Dizaýnyň umumy düzgüni: dizaýnlaryň köpüsinde berkitmeden gaça duruň.möhleti gutarmaga mümkinçilik berer we gaty gizlin, weteran däl tapyp bilmez.iň uly howp, gabyklary süzmek däl.Bu zynjyryň indiki derejesi üçin diýseň howply.Şonuň üçin D flip-flop ýerini ulanyp bilýänçäňiz, berkitmäni ulanmaň.