XCVU9P-2FLGB2104I - Integrirlenen zynjyrlar, oturdylan, meýdan programmirläp boljak derwezesi
Önüm aýratynlyklary
TYPE | Düşündiriş | Saýla |
Kategoriýa | Toplumlaýyn zynjyrlar (IC) | |
Mfr | AMD | |
Seriýa | Virtex® UltraScale + ™ | |
Bukja | Gatnaşyk | |
Önümiň ýagdaýy | Işjeň | |
DigiKey programmirläp bolýar | Barlanmady | |
LAB / CLB-leriň sany | 147780 | |
Logiki elementleriň / öýjükleriň sany | 2586150 | |
Jemi RAM bitleri | 391168000 | |
I / O sany | 702 | |
Naprýa .eniýe - üpjünçilik | 0.825V ~ 0.876V | |
Gurnama görnüşi | Faceerüsti dag | |
Işleýiş temperaturasy | -40 ° C ~ 100 ° C (TJ) | |
Bukja / gap | 2104-BBGA, FCBGA | |
Üpjün ediji enjam bukjasy | 2104-FCBGA (47.5x47.5) | |
Esasy önümiň belgisi | XCVU9 |
Resminamalar we metbugat
Resurs görnüşi | LINK |
Maglumatlar sahypalary | Virtex UltraScale + FPGA Maglumatlar sahypasy |
Daşky gurşaw barada maglumat | Xiliinx RoHS şahadatnamasy |
EDA modelleri | Ultra Kitaphanaçy tarapyndan XCVU9P-2FLGB2104I |
Daşky gurşaw we eksport klassifikasiýalary
ATTRIBUTE | Düşündiriş |
RoHS ýagdaýy | ROHS3 laýyk |
Çyglylyga duýgurlyk derejesi (MSL) | 4 (72 sagat) |
ECCN | 3A001A7B |
HTSUS | 8542.39.0001 |
FPGAs
FPGA (Field Programmable Gate Array), PAL (Programmable Array Logic) we GAL (General Array Logic) ýaly programmirläp bolýan enjamlaryň mundan beýläkki ösüşidir.Customörite zynjyrlaryň kemçiliklerini çözýän we asyl programmirläp bolýan enjamlaryň çäkli mukdaryny ýeňip geçýän, Programma ýöriteleşdirilen integral zynjyrlar (ASIC) ulgamynda ýarym adaty zynjyr hökmünde ýüze çykdy.
FPGA dizaýny diňe bir çipleri öwrenmek däl, esasanam beýleki pudaklarda önümleriň dizaýny üçin FPGA nagyşlaryny ulanmak.ASIC-lerden tapawutlylykda, FPGA-lar aragatnaşyk pudagynda has giňden ulanylýar.Global FPGA önüm bazaryny we degişli üpjün edijileri seljermek arkaly Hytaýdaky häzirki ýagdaý we öňdebaryjy içerki FPGA önümlerini degişli tehnologiýanyň geljekki ösüş ugrunda tapyp bolar, umumy ösüşi öňe sürmekde möhüm rol oýnaýar. Hytaýyň ylym we tehnologiýa derejesi.
Çip dizaýnynyň adaty modelinden tapawutlylykda, FPGA çipleri gözleg we dizaýn çipleri bilen çäklenmän, belli bir çip modeli bolan önümleriň köp görnüşi üçin optimallaşdyrylyp bilner.Enjamyň nukdaýnazaryndan, FPGA-nyň özi sanly dolandyryş modullaryny, oturdylan bölümleri, çykyş bölümlerini we giriş bölümlerini öz içine alýan ýarym ýöriteleşdirilen zynjyrda adaty integral zynjyry emele getirýär.Şol esasda, häzirki çip dizaýnyny gowulandyryp, täze çip funksiýalaryny goşup, FPGA çipini hemmetaraplaýyn çip optimizasiýasyna ünsi jemlemeli, şeýlelik bilen umumy çip gurluşyny ýönekeýleşdirýär we öndürijiligini ýokarlandyrýar.
Esasy gurluş:
FPGA enjamlary programmirläp boljak logiki massiwler bolup, asyl enjamlaryň pes derwezeli zynjyrynyň meselesini netijeli çözüp bilýän ýörite maksatly integral zynjyrlarda ýarym adaty zynjyryň bir görnüşine degişlidir.FPGA-nyň esasy gurluşy programmirläp bolýan giriş we çykyş bölümlerini, sazlanyp bilinýän logiki bloklary, sanly sagat dolandyryş modullaryny, oturdylan blok RAM, sim çeşmelerini, oturdylan gaty ýadrolary we aşaky oturdylan funksional bölümleri öz içine alýar.FPGA-lar baý sim çeşmeleri, gaýtalanýan programmirleme we ýokary integrasiýa we pes maýa goýumlary sebäpli sanly zynjyr dizaýny ulgamynda giňden ulanylýar.FPGA dizaýn akymy algoritm dizaýnyny, kod simulýasiýasyny we dizaýny, tagtany düzetmek, dizaýner we algoritm arhitekturasyny döretmek üçin hakyky talaplary, dizaýn koduny ýazmak üçin dizaýn shemasyny ýa-da HD-ni döretmek, kod simulýasiýasy arkaly üpjün etmek üçin EDA-ny ulanyň. hakyky talaplar we ahyrynda tagtanyň derejesinde düzediş amala aşyrylýar, konfigurasiýa zynjyryny ulanyp, hakyky amaly barlamak üçin degişli faýllary FPGA çipine göçürip alyň.