XCVU9P-2FLGA2104I - Toplumlaýyn zynjyrlar, oturdylan, FPGAs (Meýdanyň programmirläp boljak derwezesi)

Işleýiş ýörelgesi:
FPGA-lar içerde üç bölekden ybarat Logic Cell Array (LCA) ýaly düşünjäni ulanýarlar: Düzülip bilinýän Logika Bloky (CLB), Giriş Çykyş Bloky (IOB) we Içerki Özara baglanyşyk.Field Programmable Gate Arrays (FPGAs), adaty logiki zynjyrlardan we PAL, GAL we CPLD enjamlary ýaly derwezeli massiwlerden tapawutly arhitekturaly programmirläp bolýan enjamlar.FPGA-nyň logikasy içerki statiki ýat öýjüklerini programmirlenen maglumatlar bilen ýüklemek arkaly amala aşyrylýar, ýat öýjüklerinde saklanýan bahalar logika öýjükleriniň logiki funksiýasyny we modullaryň biri-birine ýa-da I / baglanyşyk usulyny kesgitleýär. O.Cellsat öýjüklerinde saklanýan bahalar logiki öýjükleriň logiki funksiýasyny we modullaryň biri-birine ýa-da I / Os bilen baglanyşygyny we ahyrky netijede çäklendirilmedik programmirlemäge mümkinçilik berýän FPGA-da durmuşa geçirip boljak funksiýalary kesgitleýär. .

Çip dizaýny:
Çip dizaýnynyň beýleki görnüşleri bilen deňeşdirilende, FPGA çipleri bilen baglanyşykly has ýokary çäk we has berk dizaýn akymy talap edilýär.Hususan-da, dizaýn has uly göwrümli çip dizaýnyna mümkinçilik berýän FPGA shemasy bilen berk baglanyşykly bolmaly.“C” -de “Matlab” we ýörite dizaýn algoritmlerini ulanyp, ähli ugurlarda göwnejaý özgerişlige ýetmek we şeýlelik bilen häzirki akym çip dizaýn pikirine laýyk gelmegini üpjün etmek mümkin.Eger şeýle bolsa, ulanyp boljak we okalýan çip dizaýnyny üpjün etmek üçin adatça komponentleriň we degişli dizaýn diliniň tertipli birleşmegine ünsi jemlemeli.FPGA-laryň ulanylmagy, häzirki koduň bir görnüşde ýazylandygyny we dizaýn çözgüdiniň belli bir dizaýn talaplaryna laýyk gelmegini üpjün etmek üçin tagta düzedişleri, kod simulýasiýasyny we beýleki degişli dizaýn amallaryny üpjün edýär.Bulardan başga-da, taslama dizaýnyny we çip işiniň netijeliligini gowulandyrmak üçin dizaýn algoritmleri ileri tutulmalydyr.Dizaýner hökmünde ilkinji ädim, çip kody bilen baglanyşykly belli bir algoritm modulyny döretmekdir.Munuň sebäbi, öňünden düzülen kod algoritmiň ygtybarlylygyny üpjün etmäge kömek edýär we umumy çip dizaýnyny ep-esli optimizirleýär.Doly tagtany düzetmek we simulýasiýa synagy bilen, ähli çipi çeşmede dizaýn etmek üçin sarp edilýän aýlaw wagtyny azaltmak we bar bolan enjamyň umumy gurluşyny optimizirlemek mümkin.Bu täze önüm dizaýn modeli, köplenç, standart däl enjam interfeýslerini ösdürende ulanylýar.

FPGA dizaýnynda esasy kynçylyk, enjam ulgamy we içerki çeşmeler bilen tanyşmak, dizaýn diliniň komponentleriň netijeli utgaşdyrylmagyna mümkinçilik döretmek we programmanyň okalmagyny we ulanylyşyny gowulandyrmakdyr.Şeýle hem, talaplary kanagatlandyrmak üçin birnäçe taslamada tejribe toplamaly dizaýnerlere uly talaplar goýulýar.

 Algoritm dizaýny, taslamanyň gutarnykly tamamlanmagyny üpjün etmek, taslamanyň hakyky ýagdaýyna baglylykda meseläniň çözgüdini teklip etmek we FPGA işiniň netijeliligini ýokarlandyrmak üçin paýhaslylyga ünsi jemlemeli.Algoritm kesgitlenenden soň, kod dizaýnyny ýeňilleşdirmek üçin moduly gurmak üçin paýhasly bolmaly.Öň dizaýn edilen kod, netijeliligi we ygtybarlylygy ýokarlandyrmak üçin kod dizaýnynda ulanylyp bilner.ASIC-lerden tapawutlylykda, FPGA-lar has gysga ösüş sikline eýedir we enjamlaryň gurluşyny üýtgetmek üçin dizaýn talaplary bilen birleşdirilip bilner, bu kompaniýalara täze önümleri çalt çykarmaga we aragatnaşyk protokollary ýetişmedik mahaly standart däl interfeýs ösüşiniň zerurlyklaryny kanagatlandyryp biler.